PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-282703

(43)Date of publication of application: 03.10.2003

(51)Int.CI.

H01L 21/768 H01L 21/28 H01L 21/8238 H01L 27/092

(21)Application number: 2002-086566

(71)Applicant: HITACHI LTD

(22)Date of filing: 26.03.2002

(72)Inventor: ITO FUMITOSHI


OKUYAMA KOSUKE


(54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR **DEVICE**

(57)Abstract:

PROBLEM TO BE SOLVED: To simplify a wiring forming process of a semiconductor device.

SOLUTION: After a contact hole CNT1 is formed in an insulation film 2, conductor films 3a, 3b are sequentially deposited from a lower layer to fill the contact hole CNT1. Subsequently, after a conductor film 4 to improve the alignment of aluminum is deposited on the conductor film 3b without etching back the conductor film 3b, a main conductor film 5 compose of aluminum or the like is deposited thereon. Thereafter, a conductive film 6 is also deposited thereon. Subsequently, these conductor films 3a, 3b and 6 and main conductor film 5 are patterned to form first layer wiring L1.





CNJ1:コンタクトホール(孔) 니 : 환경

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-282703 (P2003-282703A)

(43)公開日 平成15年10月3日(2003.10.3)

(51) Int.Cl.7		識別記号	FΙ		デ	-マコード(参考)
H01L	21/768		H01L	21/28	E	4 M 1 0 4
•	21/28			21/90	Α	5 F O 3 3
	21/8238			27/08	321F	5 F O 4 8
	27/092					

審査請求 未請求 請求項の数24 OL (全 14 頁)

(21)出願番号	特願2002-86566(P2002-86566)	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成14年3月26日(2002.3.26)		東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	伊藤 文俊
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(72)発明者	奥山 幸祐
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(74)代理人	100080001
			弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法および半導体装置

(57)【要約】

【課題】 半導体装置の配線形成工程を簡略化する。

【解決手段】 絶縁膜2にコンタクトホールCNT1を形成した後、導体膜3 a, 3 bを下層から順に堆積してコンタクトホールCNT1を埋め込む。続いて、導体膜3 bをエッチバックすることなく、導体膜3 b上に、アルミニウムの配向性を向上させる導体膜4 を堆積した後、その上にアルミニウム等からなる主導体膜5 を堆積し、さらにその上に導体膜6 を堆積する。その後、これら導体膜3 a, 3 b, 6 および主導体膜5 をパターニングすることで第1層配線L1を形成する。



2: 絶縁膜 3a,3b: 導体膜(第1導体膜) 4: 導体膜(第2導体膜) 5: 主導体膜 CNT1:コンタクトホール(孔) L1:配線

,

【特許請求の範囲】

【請求項1】 以下の工程を有することを特徴とする半 導体装置の製造方法;

(a) 半導体基板上に絶縁膜を堆積する工程、(b) 前記絶縁膜に孔を形成する工程、(c) 前記絶縁膜上に、前記孔を埋め込むように配線形成用の第1導体膜を堆積する工程、(d) 前記第1導体膜上にアルミニウムを主成分とする材料の配向性を向上させる機能を有する配線形成用の第2導体膜を堆積する工程、(e) 前記第2導体膜上に、アルミニウムを主成分とする配線形成用の主 10 導体膜を堆積する工程。

【請求項2】 請求項1記載の半導体装置の製造方法において、前記(e)工程後、前記第1、第2導体膜および主導体膜をエッチングガスを用いたドライエッチング法によりパターニングして配線を形成する工程を有し、前記第1、第2導体膜をエッチングする際の処理室内の圧力と、前記主導体膜をエッチングする際の処理室内の圧力とが異なることを特徴とする半導体装置の製造方法。

【請求項3】 請求項2記載の半導体装置の製造方法に 20 おいて、前記主導体膜のエッチング処理においては、主 導体膜のエッチング作用と、主導体膜の側壁に保護膜を 堆積する作用との両方が生じるような条件で行うことを 特徴とする半導体装置の製造方法。

【請求項4】 請求項1、2または3記載の半導体装置の製造方法において、前記孔の直径を前記第1導体膜の膜厚の2倍または2倍より小さくしたことを特徴とする 半導体装置の製造方法。

【請求項5】 請求項1~4のいずれか1項に記載の半 導体装置の製造方法において、前記第1導体膜は、チタ ン膜、窒化チタン膜またはこれらの積層膜と、タングス テン膜との積層膜からなることを特徴とする半導体装置 の製造方法。

【請求項6】 請求項1~4のいずれか1項に記載の半導体装置の製造方法において、前記第1導体膜は、チタン膜、窒化チタン膜またはこれらの積層膜からなることを特徴とする半導体装置の製造方法。

【請求項7】 請求項1~6のいずれか1項に記載の半 導体装置の製造方法において、前記第2導体膜は、チタン膜、窒化チタン膜またはこれらの積層膜からなること 40 を特徴とする半導体装置の製造方法。

【請求項8】 請求項1~7のいずれか1項に記載の半導体装置の製造方法において、前記絶縁膜は、誘電率が4.0よりも低い低誘電率膜を有することを特徴とする 半導体装置の製造方法。

【請求項9】 以下の工程を有することを特徴とする半 導体装置の製造方法;

内を含む絶縁膜上に、銅の拡散を抑制または防止する機能を有する配線形成用の第1導体膜を、前記孔を埋め込むように堆積する工程、(e)前記第1導体膜上に銅を主成分とする主導体膜を堆積する工程、(f)前記絶縁膜上の前記主導体膜および第1導体膜を研磨することにより配線溝および孔内に配線を形成する工程。

【請求項10】 請求項9記載の半導体装置の製造方法において、前記孔の直径を前記第1導体膜の膜厚の2倍または2倍より小さくしたことを特徴とする半導体装置の製造方法。

【請求項11】 請求項9または10記載の半導体装置の製造方法において、前記第1導体膜は、タンタル膜、窒化タンタル膜または窒化チタン膜もしくはこれらの膜から選択された2種以上の膜の積層膜と、タングステン膜との積層膜からなることを特徴とする半導体装置の製造方法。

【請求項12】 請求項9または10記載の半導体装置の製造方法において、前記第1導体膜は、タンタル膜、窒化タンタル膜または窒化チタン膜もしくはこれらの膜から選択された2種以上の膜の積層膜からなることを特徴とする半導体装置の製造方法。

【請求項13】 請求項9~12のいずれか1項に記載の半導体装置の製造方法において、前記絶縁膜は、誘電率が4.0よりも低い低誘電率膜を有することを特徴とする半導体装置の製造方法。

【請求項14】 (a) 半導体基板上に堆積された絶縁膜、(b) 前記絶縁膜に開口された孔、(c) 前記絶縁膜上に形成され、前記孔を通じて他の層と電気的に接続された配線を有し、前記配線は、(c1) 前記絶縁膜上に、前記孔を埋め込むように堆積された第1導体膜、

(c2) 前記第1導体膜上に堆積された導体膜であって、アルミニウムを主成分とする材料の配向性を向上させる機能を有する第2導体膜、(c3) 前記第2導体膜上に堆積された導体膜であって、アルミニウムを主成分とする主導体膜を有することを特徴とする半導体装置。

【請求項15】 請求項14記載の半導体装置において、前記孔の直径が前記第1導体膜の膜厚の2倍または2倍より小さいことを特徴とする半導体装置。

【請求項16】 請求項14または15記載の半導体装置において、前記第1導体膜は、チタン膜、窒化チタン膜またはこれらの積層膜と、タングステン膜との積層膜からなることを特徴とする半導体装置。

【請求項17】 請求項14または15記載の半導体装置において、前記第1導体膜は、チタン膜、窒化チタン膜またはこれらの積層膜からなることを特徴とする半導体装置。

【請求項18】 請求項14~17のいずれか1項に記 載の半導体装置において、前記第2導体膜は、チタン 膜、窒化チタン膜またはこれらの積層膜からなることを 特徴とする半導体装置。

10

3

【請求項19】 請求項14~18のいずれか1項に記載の半導体装置において、前記絶縁膜は、誘電率が4.0よりも低い低誘電率膜を有することを特徴とする半導体装置。

【請求項20】 (a) 半導体基板上に堆積された絶縁膜、(b) 前記絶縁膜に開口された孔、(c) 前記絶縁膜に開口された孔、(c) 前記絶縁膜に前記孔と連通するように開口された配線溝、(d) 前記配線溝および孔内に埋め込まれて形成された配線を有し、前記配線は、(d1) 前記配線溝の内面を覆い、かつ、前記孔を埋め込むように堆積され、銅の拡散を抑制または防止する機能を有する第1導体膜、(d2) 前記配線溝内において前記第1導体膜上に堆積された銅を主成分とする主導体膜を有することを特徴とする半導体装置。

【請求項21】 請求項20記載の半導体装置において、前記孔の直径が前記第1導体膜の膜厚の2倍または2倍より小さいことを特徴とする半導体装置。

【請求項22】 請求項20または21記載の半導体装置において、前記第1導体膜は、タンタル膜、窒化タンタル膜または窒化チタン膜もしくはこれらの膜から選択された2種以上の膜の積層膜と、タングステン膜との積層膜からなることを特徴とする半導体装置。

【請求項23】 請求項20または21記載の半導体装置において、前記第1導体膜は、タンタル膜、窒化タンタル膜または窒化チタン膜もしくはこれらの膜から選択された2種以上の膜の積層膜からなることを特徴とする半導体装置。

【請求項24】 請求項20~23のいずれか1項に記載の半導体装置において、前記絶縁膜は、誘電率が4. 0よりも低い低誘電率膜を有することを特徴とする半導 30 体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法および半導体装置技術に関し、特に、半導体装置の 配線技術に適用して有効な技術に関するものである。

[0002]

【従来の技術】半導体装置の微細化・高集積化に伴って必要とされる配線総数は年々増加し、高度なプロセス技術が用いられるようになってきている。特に、上下の導 40 電層を接続するビアの形成プロセスでは、世代ごとにビア径や間隔が縮小されるためアスペクト比が増加し、新しい技術が取り入れられてきている。このアスペクト比の増大により、(1)ビア内にアルミニウム(A 1)を埋め込むことが困難になりつつあること、(2)露光マージンを確保するため配線部分の平坦性が要求されつつあること、(3)面積縮小のため下層のビア上に上層のビアを配置するスタックトビア(Stacked-Via)が必須になりつつあること等の理由により、タングステン(W)でビアを完全に埋め込む技術が使われている。成膜方法とし 50

ては、ピア内部にのみタングステンを選択成長させる 「W選択CVD (Chemical Vapor Deposition) 方式」 や、全面W-CVD成膜後に不要な部分をエッチバック により取り除く「エッチバック方式」が用いられてい る。いずれの場合も、CVD技術は表面反応を利用した 方法であるため、アスペクト比の大きい場合であって も、ビア内に確実に膜を形成することが可能である。 【0003】発明者が検討した上記エッチバック方式 は、例えば次の通りである。まず、基板上に層間絶縁膜 を成膜し、開口部を形成する。次に、その開口部の内面 を含む全面にチタン(Ti)/窒化チタン(TiN)の 積層もしくは単層をスパッタリング法により形成した 後、例えば原料ガスとして六フッ化タングステン(WF 6) やシラン (SiH4)、水素ガス (H2) を用いたC VD法により、タングステン膜を形成すると、ビア内部 を含む全面がタングステン膜に覆われた形状となる。そ の後、例えば六フッ化硫黄 (SF6) 等のフッ素系ガス と塩素(Cl2)等の塩素系ガスを用いて、下地の窒化 チタン膜とのエッチング選択性をとりながら全面エッチ バックを行うと、ビアの内部にタングステン膜を残した ままの状態でエッチングを終了することが可能となる。 続いて、配線層として、例えばチタン膜/アルミニウム 膜/チタン膜/窒化チタン膜を成膜して上部配線を形成 する。それぞれの膜厚は、ビア径が、例えば0.25μ m程度の場合、タングステン膜の厚さは、おおよそ50 0 n m以下、窒化チタン膜の厚さは、例えば150 n m 以下、アルミニウム膜の厚さは、例えば600nm以下 である。

【0004】上記エッチバック方式では、下地の窒化チ タン膜とタングステン膜とのエッチング選択性を確保す ることによりビアの内部にタングステン膜を残すことが 可能であるが、オーバーエッチング等が起きると、ビア 上部のタングステン膜部分がエッチングされる結果、ビ ア内のタングステン膜の上面が窒化チタン膜の上面より も低くなり、ビア上面に窪み(リセス)が生じてしまう。 このリセスは、ビア上に堆積される配線に影響を与える ため、W-CVD後に化学機械研磨 (CMP; Chemical Mechanical Polishing) にてタングステン膜の除去を 行う「W-CMP方式」が用いられている。本発明者が 検討したWーCMP方式は、例えば次の通りである。タ ングステンの成膜プロセスまでは、上記エッチバック方 式と同様であるが、タングステン膜の除去工程のW-C MP時には、タングステン膜の下地の窒化チタン膜をも 非選択的に除去してしまう。すなわち、この段階では、 ビア内のみにチタン膜、窒化チタン膜およびタングステ ン膜が残されるようになる。その後、配線層として、例 えばチタン膜/アルミニウム膜/チタン膜/窒化チタン 膜を成膜し、パターニングして上部配線を形成する。

【0005】なお、半導体装置の配線技術については、 例えば特開平6-318594号公報に開示があり、層 間絶縁膜の上面およびその層間絶縁膜に形成されたビアホール内にTiN膜を堆積した後、ビアホール内および層間絶縁膜上のTiN膜上にブランケットCVD法によってW膜を堆積することにより、その上に形成されるCu配線のバリア膜にする技術が開示されている。

【0006】また、例えば特開平9-237768号公報には、層間絶縁膜の上面およびその層間絶縁膜に形成されたビアホール内にTiN膜を堆積した後、ビアホール内および層間絶縁膜上のTiN膜上にブランケットCVD法によってW膜を堆積し、さらにその上にアルミニウムまたは銅からなる配線層を形成する技術が開示されている。

[0007]

【発明が解決しようとする課題】上記のように配線の平 坦性の観点からはW-CMP方式が採用されているが、 以下の課題があることを本発明者は見出した。

【0008】すなわち、W-CMP方式は、タングステンを研磨する工程があり半導体装置の製造に時間がかかる。また、(1)スラリー、研磨パッド等のような消耗品が多い、(2)新しいプロセスであるため装置価格等が高い等、工程別のコストはエッチバック方式よりも1.5~2倍程度高くなってしまう。特に、近年の半導体装置群では配線層数が3~5層もしくはそれ以上と多く、配線工程がウエハコストに占める割合は50%を超える製品も珍しくない。今後も配線層数は増加してビア形成工程も増加することから、コストが増加することが懸念される。

【0009】本発明の目的は、半導体装置の製造工程を 簡略化することのできる技術を提供することにある。

【0010】また、本発明の目的は、半導体装置のコス 30 トを低減することのできる技術を提供することにある。

【0011】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0013】すなわち、本発明は、絶縁膜に孔を形成する工程、前記孔内を含む絶縁膜上に第1厚さの第1導体 40 膜を前記孔上の第1導体膜の上面と前記絶縁膜上の第1導体膜の上面とがほぼ一致するように堆積することにより、前記孔を第1導体膜で埋め込む工程、前記第1導体膜を除去することなく、その上に前記第1厚さよりも厚い第2厚さを有する主導体膜を堆積する工程、前記第1導体膜および主導体膜をパターニングすることにより配線を形成する工程を有するものである。

【0014】また、本発明は、前記主導体膜の下地として、前記主導体膜の配向性を向上させるような第2導体膜を堆積する工程を有するものである。

【0015】また、本発明は、絶縁膜に孔を形成する工程、前記絶縁膜に前記孔と一体とされる配線溝を形成する工程、前記孔および配線溝を含む絶縁膜上に第1厚さを有する第1導体膜を前記孔上の第1導体膜上面と前記孔の周辺の絶縁膜上の第1導体膜上面とがほぼ一致するように堆積することにより、前記孔を第1導体膜で埋め込む工程、前記第1導体膜を除去することなく、その上に前記第1厚さよりも厚い第2厚さを有する主導体膜を堆積する工程、前記第1導体膜および主導体膜を研磨することにより配線を形成する工程を有するものである。【0016】

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態においては、pチャネル型のMIS・FET (Metal Insulator Semiconductor Field Effect Transistor)をpMISと略し、nチャネル型のMIS・FETをnMISと略す。MOS・FET (Metal Oxide Semiconductor FET)は、MISの下位概念として含む。

【0017】(実施の形態1)本実施の形態1の半導体装置の製造方法の一例を図1~図5により説明する。なお、図1~図5は、その半導体装置の製造工程中における要部断面図である。

【0018】まず、図1に示すように、例えば所望の導 電型の単結晶シリコン (Si) 等からなるウエハ (平面 略円形状の半導体薄基板) 1上に、例えば酸化シリコン 膜(SiO2等)等からなる絶縁膜2をCVD法等によ って堆積する。絶縁膜2は、単体膜でも積層膜でも良い し、例えば有機ポリマーまたは有機シリカガラス等のよ うな誘電率が4.0以下の低誘電率膜(いわゆるLow - K絶縁膜、Low-K材料)でも良い。この有機ポリ マーには、例えばSiLK(米The Dow Chemical Co 製、比誘電率=2.7、耐熱温度=490℃以上、絶縁 破壊耐圧=4.0~5.0MV/Vm) またはポリアリ ルエーテル(PAE)系材料のFLARE(米Honeywel I Electronic Materials製、比誘電率=2.8、耐熱温 度=400℃以上)がある。このPAE系材料は、基本 性能が高く、機械的強度、熱的安定性および低コスト性 に優れるという特徴を有している。上記有機シリカガラ ス (SiOC系材料) には、例えばHSG-R7 (日立 化成工業製、比誘電率=2.8、耐熱温度=650 ℃)、Black Diamond (米Applied Materia 1s, Inc製、比誘電率= 3. 0~2. 4、耐熱温度= 4 50 50℃) またはp-MTES (日立開発製、比誘電率=

3. 2) がある。この他のSiOC系材料には、例えば CORAL (米Novellus Systems, Inc製、比誘電率= 2. 7~2. 4、耐熱温度=500℃)、Aurora 2. 7 (日本エー・エス・エム社製、比誘電率=2. 7、耐熱温度=450℃) がある。また、この他の低誘 電率材料として、例えばFSG(SiOF系材料)、H SQ (hydrogen silsesquioxane) 系材料、MSQ (met hyl silsesquioxane) 系材料、ポーラスHSQ系材料、 ポーラスMSQ材料またはポーラス有機系材料を用いる こともできる。上記HSQ系材料には、例えばOCD T-12 (東京応化工業製、比誘電率=3.4~2. 9、耐熱温度=450℃)、FOx (米Dow Corning Co rp. 製、比誘電率=2.9) またはOCL T-32 (東京応化工業製、比誘電率=2.5、耐熱温度=45 0°C)等がある。上記MSQ系材料には、例えばOCD T-9 (東京応化工業製、比誘電率=2.7、耐熱温 度=600℃)、LKD-T200(JSR製、比誘電 率=2.7~2.5、耐熱温度=450°C)、HOSP (米Honeywell Electronic Materials製、比誘電率= 2. 5、耐熱温度=550℃)、HSG-RZ25(日 立化成工業製、比誘電率=2.5、耐熱温度=650 ℃)、OCLT-31(東京応化工業製、比誘電率= 2. 3、耐熱温度=500℃) またはLKD-T400 (JSR製、比誘電率=2.2~2、耐熱温度=450 ℃)等がある。上記ポーラスHSQ系材料には、例えば XLK (米Dow Corning Corp. 製、比誘電率=2.5~ 2) 、OCL T-72 (東京応化工業製、比誘電率= 2. 2~1. 9、耐熱温度=450°C)、Nanogl ass (米Honeywell Electronic Materials製、比誘電 率=2.2~1.8、耐熱温度=500℃以上) または 30 MesoELK (米Air Products and Chemicals, Inc. 比誘電率=2以下)がある。上記ポーラスMSQ系材料 には、例えばHSG-6211X(日立化成工業製、比 誘電率=2.4、耐熱温度=650℃)、ALCAP-S (旭化成工業製、比誘電率=2.3~1.8、耐熱温 度=450℃)、OCL T-77 (東京応化工業製、 比誘電率=2.2~1.9、耐熱温度=600℃)、H SG-6210X(日立化成工業製、比誘電率=2. 1、耐熱温度=650℃) またはsilica aer ogel(神戸製鋼所製、比誘電率1.4~1.1)等 がある。上記ポーラス有機系材料には、例えばPoly ELK (米Air Productsand Chemicals, Inc、比誘電率 = 2以下、耐熱温度= 490℃) 等がある。上記SiO C系材料、SiOF系材料は、例えばCVD法(Chemic al Vapor Deposition) によって形成されている。例え ば上記Black Diamondは、トリメチルシラ ンと酸素との混合ガスを用いたCVD法等によって形成 される。また、上記p-MTESは、例えばメチルトリ エトキシシランとN2Oとの混合ガスを用いたCVD法

等によって形成される。それ以外の上記しow-K絶縁 50

膜は、例えば塗布法で形成されている。

【0019】続いて、その絶縁膜2にウエハ1の主面 (デバイス形成面) の一部が露出されるような平面略円 形状のコンタクトホール(孔)CNT1をフォトリソグ ラフィ技術およびドライエッチング技術によって形成す る。コンタクトホールCNT1の直径は、後述の配線に おける下地導体膜によって完全に埋め込まれるような寸 法にされており、例えば250 n m以下、好ましくは2 00 n m以下、ここでは、例えば200 n m程度とされ ている。その後、図2に示すように、ウエハ1の主面上 に導体膜(第1導体膜)3aを堆積する。この導体膜3 aは、各種金属原子や半導体原子が移動するのを抑制ま たは阻止するためのバリア機能、配線の主導体膜と絶縁 膜2およびウエハ1との接着性を向上させる機能、導体 膜3a上に導体膜をCVD法により成長させる際にその 成長を良好にさせる下地膜としての機能、エレクトロマ イグレーション耐性やストレスマイグレーション耐性を 向上させる機能等のような種々の機能を有する下地導体 膜である。この導体膜3aは、絶縁膜2上に堆積されて いるとともに、コンタクトホールCNT1を完全に埋め 込むことなくコンタクトホールCNT1の内面(内壁面 および底面)に被着されている。このような導体膜3 a の厚さは、例えば数十~50nm程度である。また、こ の導体膜3aは、例えばチタン(Ti)膜等のような高 融点金属膜上に窒化チタン (TiN) 等のような高融点 金属窒化膜が積層された構造を有しており、例えばマグ ネトロンスパッタリング法、有機系チタンガスを用いた CVD法またはTiCl4等のような無機系チタンガス を用いたCVD法によって堆積されている。ただし、第 1下地金属膜3aは、チタン膜または窒化チタン膜の単 体膜でも良い。窒化チタンは、熱的安定性が高い上、リ ン(P)やホウ素(B)を透過させない等、安定性に優 れている。また、導体膜3aの他の材料として、チタン タングステン (TiW) 等のような高融点金属またはモ リブデンシリサイド (MoSix) 等のような高融点金 属シリサイドを用いても良い。チタンタングステンは、 膜自体の抵抗率が窒化チタンよりも低い上、導体膜3a 上に堆積される後述の導体膜としてタングステンを選択 した場合に、導体膜中にタングステンが含まれることか ら、導体膜3aの下層の導体膜をエッチングする時に、 導体膜3aをエッチングする時の条件を変えずにエッチ ングできる。また、モリブデンシリサイドは、アルミニ ウムと反応して安定化する効果がある。

【0020】次いで、図3に示すように、ウエハ1の主面上に導体膜(第1導体膜)3bをCVD法等によって堆積する。この導体膜3bは、コンタクトホールCNT1を完全に埋め込むための下地導体膜であり、絶縁膜2上の導体膜3a上に堆積されているとともに、コンタクトホールCNT1の直上の導体膜3bの上面が絶縁膜2上の導体膜3bの上面とほぼ一致するようにコンタクト

ホールCNT 1 内に埋め込まれている。すなわち、導体 膜3bは、コンタクトホールCNT1内に埋め込まれ、 コンタクトホールCNT1上の導体膜3bの平面位置が 絶縁膜2上の導体膜3 b の平面位置とほぼ一致するよう に形成されている。このような埋め込み構造とするため に導体膜3 b の厚さは、導体膜3 b の堆積直前のコンタ クトホールCNT1の直径 r の半分またはそれ以上とさ れている。例えば直径 r が 1 0 0 n m程度とした場合、 導体膜3bの厚さは、例えば50nm程度とされる。こ のような導体膜3bは、例えばタングステン(W)等か 10 らなり、例えば六フッ化タングステンガス (WF6)、 シランガス (SiH4) および水素ガス (H2) の混合ガ スを用いたCVD法によって形成されている。導体膜3 bの材料として、CVD法で形成されたアルミニウム (A1) を用いても良い。

【0021】次いで、上記導体膜3bに対してエッチバ ック処理を施すことなく、図4に示すように、ウエハ1 上の導体膜3b上に、例えばチタン膜または窒化チタン 膜の少なくとも一方を含む導体膜(第2導体膜)4をス パッタリング法またはCVD法によって堆積する。この 導体膜4は、この上に堆積されるアルミニウム系の主導 体膜の配向性(結晶面の方向の揃い方)を向上させる機 能を有している。導体膜4の厚さは、例えば50nm程 度である。清浄な面を得る上ではガスを用いないスパッ タリング法により導体膜4を形成することが好ましい。 続いて、ウエハ1上の導体膜4上に、例えばアルミニウ ム、アルミニウムー銅(銅)合金またはアルミニウムー シリコンー銅合金等のようなアルミニウム系材料からな る主導体膜5をスパッタリング法等によって堆積する。 ここでは、主導体膜5の下地に導体膜4を形成したこと により、主導体膜5の配向性(アルミニウムの場合、< 111>方向の揃い方)を向上させることができる。こ のため、主導体膜5のエレクトロマイグレーション耐性 やストレスマイグレーション耐性を向上させることが可 能となる。このため、配線の微細化を推進できる。主導 体膜5の厚さは、例えば300mm程度である。その 後、ウエハ1上の主導体膜5上に、例えばチタン膜また は窒化チタン膜の少なくとも一方を含む導体膜6をスパ ッタリング法またはCVD法によって堆積する。この導 体膜6は、導体膜6上にフォトレジストパターン(以 下、レジストパターンという)を形成する際に露光光の 散乱を低減または防止する反射防止機能、各種金属原子 が移動するのを抑制または阻止するためのバリア機能、 配線の主導体膜5と絶縁膜との接着性を向上させる機 能、エレクトロマイグレーション耐性やストレスマイグ レーション耐性を向上させる機能等のような種々の機能 を有している。導体膜6の厚さは、例えば50nm程度 である。この導体膜6の材料は、上記導体膜3aと同一 の構造および材料とすることができる。

【0022】次いで、導体膜6上に配線形成用のレジス 50 ある。図6に示すように、ウエハ50の主面上の絶縁膜

トパターン7を形成した後、これをエッチングマスクと して、そこから露出する導体膜6、主導体膜5、導体膜 4、導体膜3a, 3bをエッチングする。ここでは、例 えば次のような第1、第2ステップでエッチング処理を 施す。第1ステップでは、例えばBCl3、Cl2および CH4のような塩素系のガスを用いた異方性のドライエ ッチング (例えばR I E ; Reactive Ion Etching) 処理 を施すことにより、導体膜6および主導体膜5をエッチ ングする。このエッチング処理に際しては、レジストパ ターン7、導体膜6および主導体膜5の側壁に側壁保護 膜を形成する。ここでは、主としてレジストパターン7 のエッチング生成物が導体膜6および主導体膜5の加工 側壁に重合して吸着し、側壁保護膜を形成する。これに より、エッチング処理中において、導体膜6および主導 体膜5の加工側壁を中性のエッチング種やわずかなイオ ン衝撃等から保護できるので、アンダーカットの発生を 抑制または防止でき、垂直エッチングを達成することが できる。この結果、導体膜6および主導体膜5の加工精 度を向上させることが可能となる。続く、第2ステップ では、エッチング時の圧力を変化させてそれ以降の導体 膜4、導体膜3a, 3bをエッチングする。ここでは、 圧力を上げることにより、エッチング性を向上させると ともに、側壁保護膜のデポ性を減らす。この第2ステッ プのエッチング処理において、主導体膜5の下層の導体 膜4および導体膜3a,3bの総厚は薄いので、主導体 膜5の側壁までエッチングされることはない。また、第 2ステップにおいて、六フッ化硫黄(SF6)等のよう なフッ素系ガスを添加しても良い。導体膜6および主導 体膜5の側壁は、上記側壁保護膜により守られているの で、フッ素系のガスを添加してもエッチングされること はない。以上のようなエッチング処理後、例えば酸素ガ ス (O2) およびフッ素を含むガスの混合ガスを用いた プラズマアッシング処理をウエハ1に施すことにより、 レジストパターン7および上記側壁保護膜をアッシング 除去する。これにより、図5に示すように第1層配線し 1を形成する。第1層配線L1の幅および隣接間隔は、 例えば0. 2μm程度である。このように、第1層配線 L1は、コンタクトホールCNT1の内面(内壁面およ び底面) に被着された導体膜3aと、絶縁膜2上に形成 40 されるとともにコンタクトホールCNT1上の平面位置 が絶縁膜2上の平面位置とほぼ一致するようにコンタク トホールCNT1内に埋め込まれた導体膜3bと、導体 膜3 b 上に形成されたアルミニウム系の主導体膜の配向 性(結晶面の方向の揃い方)を向上させる機能を有する 導体膜4と、導体膜4上に形成されたアルミニウム系の 主導体膜5と、主導体膜5上に形成された導体膜6とを 有している。

【0023】図6および図7は、本発明者が検討した配 線構造を比較のために示したウエハ50の要部断面図で

30

51には、例えば0. 35μmの直径のコンタクトホー ル52が形成されている。絶縁膜51上には、配線形成 用の導体膜53a~53c、主導体膜53d, 導体膜5 3 eが堆積されている。導体膜53a,53eは、例え ばチタン膜上に窒化チタン膜が堆積されてなり、導体膜 53cは、例えば窒化チタン膜からなり、導体膜53b は、例えばタングステンからなる。主導体膜53dは、 例えばアルミニウム系の材料からなる。配線幅を0.3 $5 \mu m$ 、配線のアスペクト比を2 (高さ= 700 n m) とすると、必要とされる導体膜53bの厚さは、理想的 には、例えば175nm程度である。各部の窒化チタン 膜の厚さをそれぞれ75 n m程度とすると、主導体膜5 3 dの下層の導体膜53 a~53 cが配線の厚さ方向の 半分を占めることになり、配線抵抗が高くなるだけでな く、配線下部においてエッチングの難しい高融点金属膜 が厚くなる。このため、この導体膜53a~53cのエ ッチング中に、図7に示すように、主導体膜53dの側 壁部もエッチングされてしまう問題が生じる。

【0024】これに対して、本実施の形態1においては、図1~図5で説明したように、コンタクトホールC 20 NT1の直径を微細化したことにより、導体膜3a,3 bに必要とされる膜厚を薄くすることができ、エッチングが難しい高融点金属膜の膜厚を薄くできるので、主導体膜5の側壁をエッチング除去してしまうことなく、導体膜3a,3bをエッチングすることができる。したがって、良好な断面形状の第1層配線L1を得ることができる。また、本実施の形態1では、配線形成時に導体膜3bのエッチバック工程や導体膜3a,3bの化学機械研磨(CMP;Chemical Mechanical Polishing)による研磨工程を削減できる。このため、半導体装置の製造30時間を短縮できる。また、半導体装置の製造コストを低減できる。

【0025】ただし、前記実施の形態1では、コンタクトホールCNTに適用した場合について説明したが、これに限定されるものではなく、異なる配線層間を接続するスルーホールに適用することもできる。なお、異なる配線層間を接続するスルーホールに適用した例は、例えば後述の実施の形態2の図14を用いて例示する。

【0026】(実施の形態2)本実施の形態2においては、孔の直径を前記実施の形態1よりも小さくした場合について説明する。

【0027】図8~図11は、その半導体装置の製造工程中における要部断面図である。まず、図8に示すように、絶縁膜2にウエハ1の主面(デバイス形成面)の一部が露出されるような平面略円形状のコンタクトホール(孔)CNT2を前記実施の形態1と同様に形成する。このコンタクトホールCNT2の直径は、複数種類の下地導体膜で埋め込むことができない程度の小さな寸法にされており、例えば100nm以下、好ましくは100nm以下、ここでは、例えば100nm程度とされてい

る。続いて、図9に示すように、ウエハ1の主面上に、 前記実施の形態1と同様の導体膜3aを堆積する。本実 施の形態2では、コンタクトホールCNT2が、導体膜 3 a のみで完全に埋め込まれている。すなわち、導体膜 3 a は、コンタクトホールCNT2内に埋め込まれ、か つコンタクトホールCNT2の直上の導体膜3aの上面 が絶縁膜2上の導体膜3 a の上面とほぼ一致するように 堆積されている。このような埋め込み構造とするために 導体膜3aの厚さは、コンタクトホールCNT2の直径 の半分またはそれ以上とされている。コンタクトホール CNT2の直径が100nm程度とした場合、導体膜3 aの厚さは、例えば50nm程度とされる。その後、図 10に示すように、前記導体膜4、前記主導体膜5およ び前記導体膜6を下層から順に前記実施の形態1と同様 に堆積した後、導体膜6上に前記レジストパターン7を 形成する。その後、レジストパターン 7 から露出する導 体膜6、主導体膜5、導体膜4および導体膜3aを、前 記実施の形態1と同様にエッチングすることにより、図 11に示すように、第1層配線L1を形成する。すなわ ち、第1層配線し1は、絶縁膜2上に形成されるととも にコンタクトホールCNT1上の平面位置が絶縁膜2上 の平面位置とほぼ一致するようにコンタクトホールCN T1内に埋め込まれた導体膜3bと、導体膜3b上に形 成されたアルミニウム系の主導体膜の配向性(結晶面の 方向の揃い方)を向上させる機能を有する導体膜4と、 導体膜4上に形成されたアルミニウム系の主導体膜5 と、主導体膜5上に形成された導体膜6とを有してい

【0028】本実施の形態2の構造では導体膜4を無くしても良い。すなわち、上記図9で説明した工程の後、図12に示すように、アルミニウム系の主導体膜の配向性(結晶面の方向の揃い方)を向上させる機能を有する窒化チタン膜からなる導体膜3a上に主導体膜5を直接堆積しても良い。その後、前記実施の形態1と同様に、導体膜6、主導体膜5および導体膜3aをエッチング処理によってパターニングすることにより、図13に示すように、第1層配線L1を形成する。

【0029】また、本実施の形態2の場合、前記実施の形態1に比べて導体膜3bが無い分、コンタクトホール CNT2での抵抗値が上昇してしまう場合がある。しかし、DRAM等、コンタクトホールまたはスルーホールでの抵抗が比較的高くても動作する回路や遅延時間に余裕がある回路等には使用することが可能である。また、複数のコンタクトホールCNT2を並べて配置し、これを1つの配線(第1層配線L1)と電気的に接続することにより、コンタクトホールでの抵抗を下げることができる。さらに、本実施の形態2も、下記のように異なる配線層間を接続するスルーホールに適用することもできる。

nm以下、ここでは、例えば100nm程度とされてい 50 【0030】次に、図14は、本実施の形態2を適用し

た半導体装置の一例の製造工程中における要部断面図を 示している。ここでは、CMIS (Complementary MI S) 回路を有する半導体装置を例示する。 ウエハ1は、 例えば1~10Ωcm程度の比抵抗を有するp型のシリコ ン(Si)単結晶からなり、その主面(デバイス面)に は、溝形の分離部 (SGI (Shallow Groove Isolatio n) またはSTI (Shallow Trench Isolation)) 8が 選択的に形成されている。分離部8を、例えばLOCO S (Local Oxidization of Silicon) 法で形成しても良 い。また、ウエハ1には、その主面からウエハ1の所定 の深さに及ぶp型ウエルPWLおよびn型ウエルNWL が選択的に形成されている。p型ウエルPWLには、例 えばホウ素が導入され、n型ウエルNWLには、例えば リンが導入されている。そして、このp型ウエルPWL およびn型ウエルNWLの領域において上記分離部5に 囲まれた活性領域には、nMISQnおよびpMISQ pが形成されている。また、ウエハ1の主面上には、絶 縁膜2a~2jおよび絶縁膜9a~9gが堆積されてい る。絶縁膜2a~2jは、前記絶縁膜2と同様の材料お よび構造を有している。また、絶縁膜9a~9gは、例 えば窒化シリコン膜等からなる。本実施の形態2の配線 構造は、第1層配線L1および第2層配線L2に適用さ れている。第1層配線L1は、コンタクトホールCNT 2内の導体膜3aを通じてnMISQnおよびpMIS Qpのソースおよびドレイン用の半導体領域10、11 と電気的に接続されている。第2層配線 L 2 は、スルー ホール (孔) TH1内の導体膜3 a を通じて第1層配線 し1と電気的に接続されている。第2層配線し2は、第 1層配線 L 1 と同様の材料および構造を有している。す なわち、第2層配線L2は、絶縁膜2c上に形成される とともにスルーホール(孔)TH1上の平面位置が絶縁 膜2c上の平面位置とほぼ一致するようにスルーホール (孔) TH1上に埋め込まれた導体膜3aと、導体膜3a 上に形成されたアルミニウム系の主導体膜の配向性(結 晶面の方向の揃い方)を向上させる機能を有する導体膜 4と、導体膜4膜上に形成されたアルミニウム系の主導 体膜5と、主導体膜5上に形成された導体膜6とを有し ている。また、特に限定されないがスルーホール(孔) TH1の口径は、コンタクトホールCNT2の口径と実 質的に等しく構成される。第3層配線L3、第4層配線 L4および第5層配線L5は、一般的なデュアルダマシ ン法によって形成されている。すなわち、第3層配線し 3、第4層配線L4および第5層配線L5は、配線開口 部(すなわち、平面矩形状の配線溝12およびその配線 溝12の底面から延び下層の配線の上面の一部が露出さ れるように形成された平面円形状のスルーホールTH 2) 内に、相対的に薄い導体膜13aと、その導体膜1 3 a によって周囲が取り囲まれるように形成された銅 (Cu) からなる主導体膜14とが埋め込まれることで 形成されている。導体膜13aは、主導体膜14の銅が

拡散するのを抑制または防止する機能、主導体膜14と 絶縁膜との接着性を向上させる機能等を有しており、例 えば窒化チタン(TiN)、タンタル(Ta)または窒 化タンタル(TaN)等からなる。タンタルは、銅の拡 散を抑制する能力が最も高く、窒化タンタルに比べて低 抵抗にできる。窒化チタンは、絶縁膜との接着性を高め る能力が最も高い。導体膜13aは単層膜に限らず、後 述する実施の形態3に示すようにそれらを積層した積層 導体膜で構成しても良い。また、スルーホール(孔) T H2の口径は、スルーホール(孔) TH1の口径よりも 大きく構成される。第1層配線し1および第2層配線し 2を前記実施の形態1の配線構造としても良い。また、 第1層配線L1を本実施の形態2の配線構造とし、第2 層配線 L 2 を前記実施の形態 1 の配線構造としても良 い。また、第3,4,5層配線し3, L4, L5を一般 的な配線構造としても良い。すなわち、第3,4,5層 配線L3, L4, L5を、一般的な、W-CMP方式の タングステン (W) ビアと、アルミニウムからなる配線 層とで構成された配線構造としても良いし、またデュア ルダマシン法で構成された配線構造としても良い。

【0031】本実施の形態2では、隣接配線間隔が狭く配線幅およびコンタクトホールCNT2の口径が小さい下層配線(L1, L2)を本実施の形態2または前記実施の形態1の配線構造とし、隣接配線間隔が広く配線幅およびスルーホールTH2の口径が大きい上層配線(L3, L4, L5)を一般的な配線構造としている。これにより、下層配線の隣接間隔を狭くして集積度の向上を図る一方、電源等の大電流を流す上層配線の隣接間隔を広く、また、配線幅を太くしスルーホール抵抗を低減して全体の遅延時間の短縮を図ることができ、かつ半導体装置の製造コストを低減できる。

【0032】(実施の形態3)本実施の形態3においては、配線溝および孔内に金属を同時に埋め込む、いわゆるデュアルダマシン法による配線形成プロセスについて説明する。図15~図18は、デュアルダマシン法による配線形成中の半導体装置の要部断面図である。

【0033】まず、図15に示すように、ウエハ1の主面上に、絶縁膜9h、2k、9i、2m、9jを下層から順にCVD法等によって堆積した後、前記実施の形態1と同様のコンタクトホールCNT1および前記実施の形態2と同様の配線溝12を形成する。絶縁膜9h ~ 9 j は、例えば窒化シリコン膜からなる。絶縁膜2k、2mは、前記実施の形態1の絶縁膜2aと同じである。絶縁膜2k、2mをLow-K材料とした場合は、その上部(CMPによって研磨される部分)に酸化シリコン膜からなる絶縁膜を設けても良い。配線溝12とコンタクトホールCNT1とは互いに連通している。続いて、図16に示すように、前記実施の形態2と同様の導体膜

(第1導体膜) I 3 a をウエハ I 上にマグネトロンスパ 50 ッタリング法または C V D 法等によって堆積した後、そ の上に、例えばタングステン、タンタルまたは窒化タン タル等からなる導体膜(第1導体膜)13bをCVD法 等によって堆積する。導体膜13a、13bを積層膜で 構成し、導体膜13aを絶縁膜との接着性を高める能力 が高い膜である例えば窒化チタンとし、導体膜13bを 銅の拡散を抑制する能力が高い膜である例えばタンタル とすることで、絶縁膜との接着性と銅の拡散抑制能力と を共に向上させることができる。コンタクトホールCN T1は、前記実施の形態1で説明したのと同様に導体膜 13a, 13bにより完全に埋め込まれている。すなわ ち、導体膜13a、13bは、コンタクトホールCNT 1を埋め込み、コンタクトホールCNT1上の平面位置 が配線溝12の底面上の平面位置とほぼ一致するように 配線溝12の側面および底面に形成され、これにより、 側面および底面が導体膜13bで覆われた配線溝12が 形成される。導体膜13a,13bの厚さは、例えば5 0 n m程度である。その後、図17に示すように、ウエ ハ1上に主導体膜14を堆積する。主導体膜14は、例 えば銅からなる薄いシード層をスパッタリング法によっ て堆積した後、その上にメッキ法によって厚い銅を堆積 することで形成されている。その後、主導体膜14、導 体膜13b, 13aをCMPにより研磨する。これによ り、図18に示すように、配線溝12およびコンタクト ホールCNT1内に埋込型の第1層配線し1を形成す る。このような本実施の形態3によれば、主導体膜14 は実質的に配線溝12のみに埋め込めばよいのでダマシ ン法による配線の微細化が可能となる。また、銅を用い た配線層を形成することで低抵抗の半導体装置を得るこ とができる。さらに、配線層に供給可能な電流量を増大 できる。

【0034】(実施の形態4)本実施の形態4においては、孔の直径を前記実施の形態3よりも小さくした場合について説明する。

【0035】図19~図22は、その半導体装置の製造 工程中における要部断面図である。本実施の形態4で は、前記実施の形態3のコンタクトホールCNT1に代 えて、図19に示すように、前記実施の形態2と同様の コンタクトホールCNT2を形成する。前記実施の形態 2と同様の理由から1つの配線に対してコンタクトホー ルCNT2を複数配置しても良い。続いて、図20に示 40 すように、導体膜13aをCVD法等によって堆積す る。コンタクトホールCNT2は、前記実施の形態2と 同様に導体膜13aによって完全に埋め込まれている。 すなわち、導体膜 1 3 aは、コンタクトホールCNT 2 を埋め込み、コンタクトホールCNT2上の平面位置が 配線溝12の底面上の平面位置とほぼ一致するように配 線溝12の側面および底面に形成され、これにより、側 面および底面が導体膜13aで覆われた配線溝12が形 成される。その後、図21に示すように、配線溝12内 を含む導体膜13a上に、主導体膜14を前記実施の形

態3と同様に堆積する。その後、主導体膜14および導体膜13aをCMPにより研磨することで、図22に示すように、配線溝12aおよびコンタクトホールCNT2内に埋込型の第1層配線L1を形成する。このような本実施の形態4によれば、前記実施の形態3と同様に主導体膜14は実質的に配線溝12のみに埋め込めばよいのでダマシン法による配線をさらに微細化できる。また、銅を用いた配線層を形成することで低抵抗の半導体装置を得ることができる。さらに、配線層に供給可能な

電流量を増大できる。

16

【0036】次に、本実施の形態4を適用したCMIS回路を有する半導体装置の製造工程中における要部断面図の一例を図23に示す。ここでは、本実施の形態4の配線構造が、第1層配線L1に適用されている場合が例示されている。第2層配線L2および第3層配線L3は、一般的なダマシン(デュアルダマシン)法による配線構造とされている。第1層配線L1を前記実施の形態3で説明した配線構造としても良い。なお、スルーホール(孔)TH2の口径は、コンタクトホールCHT2の口径よりも大きく構成される。

【0037】本実施の形態4では、隣接配線間隔が狭く 配線幅及びコンタクトホールCNT2の口径が小さい下 層配線(L1)を本実施の形態4または前記実施の形態 3の配線構造とし、隣接配線間隔が広く配線幅及びスル ーホールTH2の口径が大きい上層配線(L2、L3) を一般的なダマシン(デュアルダマシン)法による配線 構造としている。これにより、下層配線の隣接間隔を狭 くして集積度の向上を図る一方、電源等の大電流を流す 上層配線の隣接間隔を広く、また、配線幅を太くしスル ーホール抵抗を低減して全体の遅延時間の短縮を図るこ とができ、かつ半導体装置の製造コストを低減できる。 また、ウエハ1に直接接続される第1層配線L1の銅か らなる主導体膜14は、コンタクトホールCNT2内に は存在しない。すなわち、主導体膜14は、コンタクト ホールCNT 2の高さ(深さ)分だけウエハ 1 から離間 している。このため、第1層配線L1を銅配線で構成し た場合でも、銅の拡散による素子自体の劣化を抑制また は防止できるので信頼性が向上し、また、銅を用いた配 線層を形成することで低抵抗の半導体装置を得ることが できる。

【0038】(実施の形態5)本実施の形態5の配線構造は、図24に示すように、配線溝12内において導体膜13bと主導体膜14との間に導体膜13cが設けられている。この場合、例えば導体膜13aを窒化チタンとし、導体膜13cをタンタル、窒化タンタルまたはそれらの積層膜とすることにより、絶縁膜との接着性と銅の拡散抑制能力とを共に向上させることができる。また、導体膜13bをタングステンとすることにより、コンタクトホールCNT1の埋込性を向上させることができる。もちろん、薄体膜13a、13cを、タンタル、

17 窒化タンタルまたはそれらの積層膜とすることにより、 銅の拡散の抑制能力をさらに向上させることもできる。

【0039】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。

【0040】例えば前記実施の形態においては、下層配 線に各実施の形態の配線構造を適用した場合について説 明したが、これに限定されるものではなく上層配線に各 実施の形態の配線構造を適用しても良い。

【0041】また、以上の説明では主として本発明者に よってなされた発明をその背景となった利用分野である CMIS回路を有する半導体装置の製造技術に適用した 場合について説明したが、それに限定されるものではな く、例えばDRAM (Dynamic Random Access Memor y) 、SRAM (Static Random Access Memory) または フラッシュメモリ等のようなメモリ回路を有する半導体 装置、マイクロプロセッサ等のような論理回路を有する 半導体装置あるいは上記メモリ回路と論理回路とを同一 半導体基板に設けている混載型の半導体装置、画像形成 20 装置として利用される液晶ディスプレイ (LCD:Liqu id Crystal Display) 等、他の半導体装置の製造技術に も適用できる。

[0042]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0043】すなわち、絶縁膜に孔を形成する工程、前 記孔内を含む絶縁膜上に第1厚さを有する第1導体膜を 前記孔上の第1導体膜の上面と前記絶縁膜上の第1導体 30 膜の上面とがほぼ一致するように堆積することにより、 前記孔を第1導体膜で埋め込む工程、前記第1導体膜を 除去することなく、その上に前記第1厚さよりも厚い第 2厚さを有する主導体膜を堆積する工程、前記第1導体 膜および主導体膜をパターニングすることにより配線を 形成する工程を有することにより、第1導体膜の除去工 程を削減できるので、半導体装置の製造工程を簡略化す ることが可能となる。このため、半導体装置の製造時間 を短縮できる。また、半導体装置のコストを低減するこ とが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置の製造 工程中における要部断面図である。

【図2】図1に続く半導体装置の製造工程中の要部断面 図である。

【図3】図2に続く半導体装置の製造工程中の要部断面 図である。

【図4】図3に続く半導体装置の製造工程中の要部断面 図である。

【図5】図4に続く半導体装置の製造工程中の要部断面 50 8 分離部

図である。

【図6】本発明者が検討した配線構造を比較のために示 したウエハの要部断面図である。

【図7】図6に続く半導体装置の製造工程中のウエハの 要部断面図である。

【図8】 本発明の他の実施の形態である半導体装置の製 造工程中における要部断面図である。

【図9】図8に続く半導体装置の製造工程中の要部断面 図である。

【図10】図9に続く半導体装置の製造工程中の要部断 10 面図である。

【図11】図10に続く半導体装置の製造工程中の要部 断面図である。

【図12】本発明のさらに他の実施の形態である半導体 装置の製造工程中における要部断面図である。

【図13】図12に続く半導体装置の製造工程中の要部 断面図である。

【図14】 本発明の他の実施の形態である半導体装置の 製造工程中の要部断面図である。

【図15】本発明のさらに他の実施の形態である半導体 装置の製造工程中の要部断面図である。

【図16】図15に続く半導体装置の製造工程中の要部 断面図である。

【図17】図16に続く半導体装置の製造工程中の要部 断面図である。

【図18】図17に続く半導体装置の製造工程中の要部 断面図である。

【図19】本発明の他の実施の形態である半導体装置の 製造工程中の要部断面図である。

【図20】図19に続く半導体装置の製造工程中の要部 断面図である。

【図21】図20に続く半導体装置の製造工程中の要部 断面図である。

【図22】図21に続く半導体装置の製造工程中の要部 断面図である。

【図23】本発明の他の実施の形態である半導体装置の 製造工程中の要部断面図である。

【図24】本発明のさらに他の実施の形態である半導体 装置の製造工程中の要部断面図である。

40 【符号の説明】

1 ウエハ

2 絶縁膜

2 a ~ 2 k, 2 m 絶縁膜

3 a 導体膜 (第1導体膜)

3 b 導体膜 (第1導体膜)

4 導体膜(第2導体膜)

5 主導体膜


6 導体膜


7 フォトレジストパターン


19


9 a ~ 9 j 絶縁膜 TH1 スルーホール (孔) TH2 スルーホール 10,11 半導体領域 L1 第1層配線 12 配線溝 13a, 13b, 13c 導体膜(第1導体膜) L2 第2層配線 L3 第3層配線 14 主導体膜 ウエハ L4 第4層配線 50 51 絶縁膜 L5 第5層配線 NWL n型ウエル 52 コンタクトホール 53a~53c 導体膜

5 3 d 主導体膜 5 3 e 導体膜 PWL p型ウエル 10 Qp pチャネル型のMIS・FET Qn nチャネル型のMIS・FET









フロントページの続き

Fターム(参考) 4M104 AA01 BB02 BB14 BB17 BB18 BB26 BB30 BB32 BB36 BB37 CC01 DD08 DD15 DD16 DD17 DD19 DD20 DD37 DD43 DD52 DD53 DD65 DD66 DD75 EE08 EE12 FF17 FF18 FF22 GG16 HH09 HH14 HH15 HH20 5F033 HH08 HH09 HH11 HH18 HH19 HH21 HH23 HH29 HH32 HH33 JJ01 JJ08 JJ09 JJ11 JJ18 JJ19 JJ21 JJ23 JJ29 JJ32 JJ33 KK01 KK08 KK09 KK11 KK18 KK19 KK21 KK23 KK29 KK32 KK33 LL07 MM02 MM05 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ03 QQ08 QQ09 QQ10 QQ11 QQ16 QQ21 QQ31 QQ37 QQ48 RR01 RR04 RR06 RR09 RR11 RR25 RR29 SS11 TT02 TT04 VV16 XX03 XX04 XX05 XX06 XX09 XX10 XX13 XX14 XX24 XX27 XX28 XX33 XX34 5F048 AA09 AB01 AC03 BA01 BE03 BF01 BF02 BF07 BF12 BF16 BG12 BG14